Silicium sans COP | Plaquettes de silicium de haute qualité de PWG

Les défauts du COP expliquaient les minuscules lacunes qui affectent la performance des grosses puces

En tant que fournisseur professionnel de plaquettes de silicium, PWG maîtrise le contrôle des défauts des particules d’origine cristalline (COP), garantissant l’intégrité et le rendement cristallins pour vos dispositifs ULSI

Partager


Dans la poursuite acharnée de la loi de Moore, l’industrie des semi-conducteurs impose des exigences toujours croissantes sur la qualité du matériau de départ — la plaquette de silicium. Pour les fabricants d’appareils d’intégration à ultra-grande échelle (ULSI), minimiser les défauts est primordial pour obtenir des rendements élevés et une fiabilité élevée de l’appareil. Parmi les diverses imperfections cristallines, les particules originaires de cristaux (défauts COP) se distinguent comme un défi crucial qui distingue une plaquette standard d’une plaquette haute performance.

1. Que sont les défauts de COP et pourquoi sont-ils importants ?

Les défauts COP sont des défauts de vide à l’échelle nanométrique — plus précisément, des vacances en forme d’octaédres — qui se forment à l’intérieur d’un cristal de silicium lors du processus de croissance de Czochralski (CZ). Ce ne sont pas des contaminants de surface ; ils constituent plutôt une caractéristique cristallographique inhérente intégrée à la majeure partie du matériau.

Ces vides mesurent généralement entre 100 et 200 nm et deviennent visibles sur la surface de la plaquette sous forme de fosses de gravure après des processus de nettoyage spécifiques comme la solution Standard Clean 1 (SC-1).

Un point crucial de l’industrie est que ces défauts ont été historiquement mal identifiés. En raison de leur morphologie, ils ont d’abord été détectés comme des LPD (Light Point Defects) par des compteurs de particules et ont longtemps été confondus avec des contaminants de surface introduits lors du traitement des plaquettes. Ce n’est qu’en 1990 que la recherche a révélé leur véritable origine : il s’agit de défauts cristallographiques formés lors de la croissance des cristaux, ce qui a conduit à leur classification en tant que COP.

Fig. 1 Schematic diagram of COP defects: (a) Octahedral voids enclosed by (111) surface in the bulk; (b), (c), (d) (100) surface truncated COP
Fig. 1 Schéma des défauts COP : (a) Vides octaédriques enfermés par (111) surface dans le volume ; (b), (c), (d) (100) COP tronqué en surface

2. Pourquoi le nettoyage standard ne parvient-il pas à éliminer les COP ?

Une caractéristique critique des défauts COP est qu’ils ne sont pas amovibles par les procédés standards de nettoyage des plaquettes. En fait, comme l’ont montré de nombreuses études, des cycles répétés de nettoyage SC-1 peuvent en réalité augmenter la densité de COP observée. Cela se produit parce que : les COP de surface existants ne sont pas dissous ; Le graveur pénètre et élargit les micro-vides sous-marins, provoquant l’émergence de nouveaux COP à la surface.

Ce phénomène souligne le fait que le contrôle du COP doit être obtenu durant la phase de croissance cristalline, et non par le traitement ultérieur de la plaquette. C’est un problème fondamental de qualité des matériaux.

3. Comment congénier les cristaux de silicium à faible COP dès le départ ?

Depuis plus de 30 ans, la communauté des sciences des matériaux semi-conducteurs s’appuie sur les recherches fondamentales de Voronkov, Falster et d’autres pour comprendre et, en fin de compte, contrôler la formation de ces défauts. La clé réside dans le rapport entre le taux d’aspiration cristalline (V) et le gradient axial de température à l’interface solide-liquide (G).

Selon le modèle de Voronkov, le type et la densité des défauts ponctuels incorporés dans le cristal en croissance sont déterminés par le rapport V/G :

Haute V/G (Riches en vacances) : Favorise l’agglomération des vacances, entraînant la formation de vides COP.

V/G faible (riche en interstitiels) : Entraîne la formation de défauts de type interstitiel.

Fig. 2 A schematic diagram showing the relationship between the V/G ratio, crystal growth rate, and the resulting defect regions (Vacancy-rich vs. Interstitial-rich)
Fig. 2 Un schéma montrant la relation entre le rapport V/G, le taux de croissance cristalline et les régions de défauts résultantes (riches en vacances vs. riches en interstitiels)

4. Prouvé : la technologie du champ magnétique réduit considérablement la densité COP

Les avancées récentes, détaillées dans des études sur la croissance de 12 pouces (300 mm) de CZ, mettent en lumière le rôle crucial des champs magnétiques transverses. En appliquant un champ magnétique puissant (par exemple, 3000G), la convection de fusion turbulente peut être efficacement atténuée. Cela entraîne :

Un écoulement de fusion plus stable : Supprime les fluctuations de température et assure un régime d’écoulement stable près de l’interface de croissance cristalline.

Homogénéité de température améliorée : Crée une distribution de température plus uniforme à l’intérieur du silicium fondu.

Un gradient de température (G) plus uniforme : Comme démontré dans les simulations de procédé, une intensité de champ magnétique plus élevée conduit à un gradient radial de température (G/Gc) significativement plus stable et uniforme à travers l’interface solide-liquide.

Fig. 3 The radial temperature gradient (G/Gc) is significantly more uniform across the wafer diameter when a 3000Gs transverse magnetic field is applied during 2000mm crystal growth, compared to a weaker 500Gs field.
Fig. 3 Le gradient radial de température (G/Gc) est nettement plus uniforme sur tout le diamètre de la plaquette lorsqu’un champ magnétique transversal de 3000 Gs est appliqué lors d’une croissance cristalline de 2000 mm, comparé à un champ plus faible de 500 Gs.

4. Parcours d’élimination des COP

Les voies technologiques courantes pour éliminer les COP ces dernières années incluent :

(1) Générer des monocristaux de silicium dopés à l’azote ;

(2) Le recuit par hydrogène ou argon élimine les défauts COP de surface ;

(3) Ajuster le gradient longitudinal de température du champ thermique afin de réduire la densité et la taille des défauts COP.

5. Notre solution : livrer des plaquettes de silicium à faible défaut

En tant que fournisseur professionnel de plaquettes en silicium, PWG fournit des plaquettes sans COP, détails sur les plaquettes ci-dessous :

Paramètres Spécification
Diamètre 300 mm (12 pouces)
Orientation (100), (110), (111)
Méthode de croissance CZ
Conductivité Type P, type N
Résistivité Typique 1 – 100Ω·cm
Finition de surface DSP, SSP
Chanfrein Conforme aux normes SEMI
Conditionné Boîte multi-wafer

Contactez dès maintenant notre équipe commerciale pour discuter de vos besoins et demander un devis. Travaillons ensemble pour construire l’avenir de l’électronique.

Références

1. SHIMIZU, H., & INOUE, T. (2017). Résumé du contrôle des défauts cristallins dans le silicium. J. Coll. Eng. Nihon Univ, 59(1).

2. WANG, Z., ZHANG, Y., LIU, T., NI, H., RUI, Y., MA, C., WANG, L., CAO, Q., & YANG, S. (2025). Effet de la force du champ magnétique sur l’uniformité des défauts COP dans le silicium monocristallin Cz de 12 pouces. Journal of Synthetic Crystals, 54(12), 2101–2111.

Discutez d’une exigence relative au substrat avec notre équipe

Power Wafertech fournit des wafers de silicium sans COP et d’autres wafers semi-conducteurs avancés, adaptés aux spécifications de votre dispositif. Contactez-nous pour explorer des solutions de croissance cristalline et de substrat pour votre prochain projet.

Contactez notre équipe
FAQ de l’article

Questions fréquemment soulevées lors de la revue des spécifications

Commencez par le matériau, le diamètre, l’orientation, l’épaisseur, les exigences électriques, l’état de la surface et l’application ou l’étape du procédé prévue.
Les exigences personnalisées peuvent être examinées en fonction de la disponibilité des matériaux, du périmètre de traitement, des exigences de test et du volume du programme.
Convenez de la spécification de l’échantillon, de la méthode d’inspection, du processus en aval et des critères d’acceptation avant de comparer les résultats.
La documentation disponible doit être confirmée par produit et commande, y compris les enregistrements d’inspection ou de lot applicables.

Besoin d’aide pour traduire une application en spécification de wafer ?

Envoyez vos exigences pour une revue technique et un devis.

Contactez-nous
Emailvictorchan@powerwafertech.com Téléphone+86-592-5633652